이미 소장하고 있다면 판매해 보세요.
- 국내배송만 가능
- 문화비소득공제 가능
책소개
목차
|
1 From Zero to One
1.1 The Game Plan 1.2 The Art of Managing Complexity 1.3 The Digital Abstraction 1.4 Number Systems 1.5 Logic Gates 1.6 Logic Levels 1.7 * CMOS Transistors 1.8 * Power Consumption 1.9 Summary and A Look Ahead 2 Combinational Logic Design 2.1 Introduction 2.2 Boolean Equations 2.3 Boolean Algebra 2.4 From Logic to Gates 2.5 Multilevel Combinational Logic 2.6 X's and Z's, Oh My 2.7 Karnaugh Maps 2.8 Combinational Building Blocks 2.9 Timing 2.10 Summary 3 Sequential Logic Design 3.1 Introduction 3.2 Latches and Flip-Flops 3.3 Synchronous Logic Design 3.4 Finite State Machines 3.5 Timing of Sequential Logic 3.6 Parallelism 3.7 Summary 4 Hardware Description Languages 4.1 Introduction 4.2 Combinational Logic 4.3 Structural Modeling 4.4 Sequential Logic 4.5 More Combinational Logic 4.6 Finite State Machines 4.7 * Parameterized Modules 4.8 Testbenches 4.9 Summary 5 Digital Building Blocks 5.1 Introduction 5.2 Arithmetic Circuits 5.3 Number Systems 5.4 Sequential Building Blocks 5.5 Memory Arrays 5.6 Logic Arrays 5.7 Summary 6 Architecture 6.1 Introduction 6.2 Assembly Language 6.3 Machine Language 6.4 Programming 6.5 Addressing Modes 6.6 Lights, Camera, Action: Compiling, Assembling, and Loading 6.7 * Odds and Ends 6.8 * Real World Perspective: IA-32 Architecture 6.9 Summary 7 Microarchitecture 7.1 Introduction 7.2 Performance Analysis 7.3 Single-Cycle Processor 7.4 Multicycle Processor 7.5 Pipelined Processor 7.6 * HDL Representation 7.7 * Exceptions 7.8 * Advanced Microarchitecture 7.9 * Real World Perspective: IA-32 Microarchitecture 7.10 Summary 8 Memory Systems 8.1 Introduction 8.2 Memory System Performance Analysis 8.3 Caches 8.4 Virtual Memory 8.5 * Memory-Mapped I/O 8.6 * Real World Perspective: IA-32 Memory and I/O Systems 8.7 Summary Appendix A Digital System Implementation A.1 Introduction A.2 74xx Logic A.3 Programmable Logic A.4 Application-Specific Integrated Circuits A.5 Data Sheets A.6 Logic Families A.7 Packaging and Assembly A.8 Transmission lines A.9 Economics Appendix B MIPS Instructions |
저자 소개
Author : David Harris
David Money Harris is an associate professor of engineering at Harvey Mudd College. He received his Ph.D. in electrical engineering from Stanford University and his M.Eng. in electrical engineering and computer science from MIT. Before attending Stanford, he worked at Intel as a logic and circuit designer on the Itanium and Pentium II processors. Since then, he has consulted at Sun Microsystems, Hewlett-Packard, Evans & Sutherland, and other design companies. David’s passions include teaching, building chips, and exploring the outdoors. When he is not at work, he can usually be found hiking, mountaineering, or rock climbing. He particularly enjoys hiking with his son, Abraham, who was born at the start of this book project. David holds about a dozen patents and is the author of three other textbooks on chip design, as well as two guidebooks to the Southern California mountains.
품목정보
- 발행일
- 2013년 11월 01일
- 쪽수, 무게, 크기
- 690쪽 | 190*235*35mm
- ISBN13
- 9788994961842
리뷰/한줄평0
상품정보안내
직수입외서의 경우, 해외거래처에서 제공하는 정보가 부족하여 제목, 표지, 가격, 유통상태 등의 정보가 미비하거나 변경되는 경우가 있습니다. 정확한 확인을 원하시는 경우, 일대일 상담으로 문의하여 주시면 답변 드리겠습니다.
(판형과 판수 등이 다양한 도서는 찾으시는 도서의 ISBN을 알려 주시면 보다 빠르고 정확한 안내가 가능합니다.)
해외거래처에서 품절인 경우, 2차 거래선을 통해 유럽과 미국 출판사로 직접 수입이 진행될 수 있습니다.
수입 진행 시점으로 부터 2~3주가 추가로 소요되며, 해외에서도 유통이 원활하지 않은 도서는 품절 안내가 지연될 수 있습니다.
해당 경우, 문자와 메일로 별도 안내를 드리고 있사오니 마이페이지에서 휴대전화번호와 메일주소를 다시 한번 확인해주시기 바랍니다.
(판형과 판수 등이 다양한 도서는 찾으시는 도서의 ISBN을 알려 주시면 보다 빠르고 정확한 안내가 가능합니다.)
해외거래처에서 품절인 경우, 2차 거래선을 통해 유럽과 미국 출판사로 직접 수입이 진행될 수 있습니다.
수입 진행 시점으로 부터 2~3주가 추가로 소요되며, 해외에서도 유통이 원활하지 않은 도서는 품절 안내가 지연될 수 있습니다.
해당 경우, 문자와 메일로 별도 안내를 드리고 있사오니 마이페이지에서 휴대전화번호와 메일주소를 다시 한번 확인해주시기 바랍니다.
43,000원
총 1개
43,000원
