CHAPTER1 전자파 적합성(EMC)의 기초 22
1.1 기본 정의 24
1.2 설계 엔지니어의 EMC 문제 26
1.2.1 규제(REGULATION) 27
1.2.2 무선주파수 장해(RFI) 28
1.2.3 정전기 방전(ESD) 28
1.2.4 전원 교란(POWER DISTURBANCE) 29
1.2.5 자체 적합성(SELF-COMPATIBILITY) 30
1.3 전자파 환경 30
1.4 EMC의 필요성 (EMI의 간추린 역사) 36
1.5 제품의 EMI/RFI 방출 레벨 39
1.6 잡음결합(NOISE COUPLING) 방법 40
1.7 전자파장해의 본질 46
1.7.1 주파수와 시간
(푸리에 변환: 시간영역과 주파수영역 사이의 변환) 48
1.7.2 크기(진폭) 49
1.7.3 임피던스 49
1.7.4 크기(치수) 49
1.8 PCB와 안테나 50
1.9 시스템 수준에서의 EMI 원인 52
1.10 요약: 전자파 방사의 억제 54
CHAPTER2 PCB 내부에서의 EMC 57
2.1 EMC와 PCB 57
2.1.1 도선과 PCB 트레이스 60
2.1.2 저항(RESISTOR) 61
2.1.3 커패시터 62
2.1.4 인덕터 63
2.1.5 변압기(TRANSFORMER) 64
2.2 전자장 이론 65
2.3 전기장의 원천(SOURCE)과 자기장의 원천 사이의 관계 68
2.4 맥스웰 방정식의 적용 74
2.5 자기장 상쇄(CANCELLATION)의 개념 80
2.6 표피효과(SKIN EFFECT)와 리드인덕턴스 (LEAD INDUCTANCE) 83
2.7 공통모드(COMMON MODE)와
차동모드(DIFFERENTIAL MODE) 전류 87
2.7.1 차동모드 전류 89
2.7.2 차동모드 방사 90
2.7.3 공통모드 전류 92
2.7.4 공통모드 방사 96
2.7.5 차동모드와 공통 모드사이의 변환 96
2.8 전파속도(VELOCITY OF PROPAGATION) 98
2.9 위험주파수(Λ/20) 100
2.10 RF에너지 억제의 기본원리와 개념 101
2.10.1 기본 원리 101
2.10.2 기본 개념 102
2.11 요약 104
CHAPTER3 부품과 EMC 107
3.1 에지율(EDGE RATE) 108
3.2 입력전력 소비 113
3.3 클록 스큐(CLOCK SKEW) 115
3.3.1 듀티 사이클 스큐 117
3.3.2 출력-대-출력 스큐 117
3.3.3 부품-대-부품 스큐 119
3.4 부품 패키징(PACKAGING) 119
3.5 접지변동(GROUND BOUNCE) 126
3.6 리드사이의 커패시턴스 133
3.7 열발산판(HEATSINK) 접지 134
3.8 클록 신호원의 전원 필터링 139
3.9 집적회로의 방사 설계문제 143
3.10 요약: 부품의 방사성 방출 146
CHAPTER4 영상판(IMAGE PLANE) 149
4.1 개요 149
4.2 5/5 법칙 153
4.3 영상판의 작용 153
4.3.1 인덕턴스 155
4.3.2 부분 인덕턴스(PARTIAL INDUCTANCE) 155
4.3.3 상호 부분 인덕턴스(MUTUAL PARTIAL INDUCTANCE) 157
4.3.4 영상판의 적용과 개념 161
4.4 접지와 신호루프 165
4.4.1 루프면적 억제 167
4.5 접지 연결점 사이의 거리 171
4.6 영상판(IMAGE PLANE) 175
4.7 영상판 훼손 178
4.8 비어홀 사용층 사이의 이동 182
4.9 판의 분할 185
4.10 분할(PARTITIONING) 188
4.10.1 기능구역(하위 시스템) 189
4.10.2 안정 구역 189
4.11 절연(ISOLATION)과 분할 191
4.11.1 방법 1: 절연 192
4.11.2 방법 2: 다리 놓기(BRIDGING) 194
4.12 상호접속 도선과 RF 귀환전류 198
4.13 단면기판과 양면기판의 구성?배치 문제 201
4.13.1 단면 PCB 203
4.13.2 양면 PCB 204
4.13.3 대칭으로 배치된 부품 205
4.13.4 비대칭으로 배치된 부품 207
4.14 격자접지 시스템(GRIDDED GROUND SYSTEM) 208
4.15 국부 접지판(LOCALIZED GROUND PLANE) 210
4.15.1 디지털과 아날로그 분할 213
4.16 요약 215
CHAPTER5 바이패스(BYPASS)와
디커플링(DECOUPLING) 219
5.1 공진(RESONANCE) 221
5.1.1 직렬 공진 222
5.1.2 병렬 공진 223
5.1.3 병렬 C직렬 RL 공진(반공진 회로: ANTIRESONANT CIRCUIT) 224 5.2 물리적 특성 225
5.2.1 임피던스 225
5.2.2 에너지 저장 229
5.2.3 공진 230
5.2.4 전원판과 접지판의 효과 235
5.3 커패시터 병렬연결 236
5.4 전원판과 접지판 커패시턴스 240
5.4.1 베리드 커패시턴스(BURIED CAPACITANCE) 245
5.4.2 전원판 ? 접지판의 커패시턴스 계산 247
5.5 리드길이 인덕턴스 248
5.6 배치 249
5.6.1 전원판(POWER PLANE) 249
5.6.2 디커플링 커패시터 250
5.7 디커플링 커패시터의 선택 256
5.7.1 커패시터 값 계산 258
5.8 벌크 커패시터의 선택 263
5.9 부품 패키지 내부의 커패시터 설계 267
5.10 균일한 전원판 ? 접지판 구조의 비어홀과 그 영향 271
CHAPTER6 전송선로(TRANSMISSION LINES) 273
6.1 전송선로 개요 273
6.2 전송선로 기초 278
6.3 전송선로효과 280
6.4 다층 PCB에서의 전송선로 283
6.5 상대 유전율(유전상수) 285
6.5.1 유전체의 손실 290
6.6 배선(ROUTING) 구조 293
6.6.1 마이크로스트립 구조 293
6.6.2 임베디드(EMBEDDED) 마이크로스트립 구조 295
6.6.3 단일 스트립선로 구조 297
6.6.4 이중 스트립선로 구조 299
6.6.5 차동(DIFFERENTIAL) 마이크로스트립과 스트립선로 302
6.7 배선관련 고려사항 303
6.8 용량성 부하(CAPACITIVE LOADING) 307
CHAPTER7 신호의 원형유지와
누화(SIGNAL INTEGRITY AND CROSSTALK) 313
7.1 신호의 원형유지 필요성 313
7.2 반사와 링잉 318
7.2.1 신호왜곡의 원인규명 323
7.2.2 링잉의 발생조건 324
7.3 트레이스 길이의 계산(전기적으로 긴 트레이스) 328
7.4 불연속에 의한 부하 336
7.5 RF 전류 분포 339
7.6 누화 341
7.6.1 누화의 측정단위 346
7.6.2 누화 방지 설계 기술 347
7.7 3-W 규칙 352
CHAPTER8 트레이스 종단 357
8.1 전송선로효과 359
8.2 종단 방법 361
8.2.1 신호원 종단 366
8.2.2 직렬종단 366
8.2.3 끝 종단 374
8.2.4 병렬 종단 376
8.2.5 테브낭 회로 380
8.2.6 RC 회로 386
8.2.7 다이오드 회로 390
8.3 종단 잡음과 누화 390
8.4 다중 종단의 영향 392
8.5 트레이스 배선 396
8.6 분기선로 399
8.7 요약: 종단방법 401
CHAPTER9 접지방식(GROUNDING) 405
9.1 접지의 필요성 개요 405
9.2 용어정의 406
9.3 접지방식의 기본 개념 408
9.4 안전 접지 415
9.5 신호전압 기준접지 418
9.6 접지 방법 420
9.6.1 단일점 접지방식 420
9.6.2 다중점 접지방식 426
9.6.3 하이브리드 접지방식 428
9.6.4 아날로그 회로의 접지방식 429
9.6.5 디지털 회로의 접지방식 431
9.7 트레이스간의 공통 임피던스 결합의 억제 431
9.7.1 공통 임피던스 줄이기 432
9.7.2 공통 임피던스 경로 피하기 434
9.8 전원과 접지의 공통임피던스 결합 억제 437
9.9 접지 루프 440
9.10 다중점 접지방식에서의 공진 445
9.11 부속카드에서 카드케이지로의 필드 결합 449
9.12 접지방식(I/O 커넥터) 452
용어 해설 455
참고 문헌 467
부록
부록 A 데시벨(THE DECIBEL) 473
부록 B 푸리에 해석(FOURIER ANALYSIS) 477
부록 C 변환표(CONVERSION TABLES) 483
부록 D 국제 EMC 규정 489
INDEX