제1장 디지털 시스템 개요
1-1 디지털 시스템 13
1-1-1 아날로그 표현 방식
1-1-2 디지털 표현 방식
1-2 디지털 및 아날로그 시스템
1-2-1 디지털 시스템의 장점
1-2-2 디지털 기술의 한계성
1-2-3 아날로그신호의 디지털신호 변환
1-2-4 디지털 컴퓨터의 기본 구조
연습문제

제2장 수의 체계
2-1 수의 표현
2-1-1 10진수
2-1-2 2진수
2-1-3 8진수
2-1-4 16진수
2-2 수의 변환
2-2-1 10진수를 2진수로 변환
2-2-2 10진수를 8, 16진수로 변환
2-2-3 r진수에서 10진수로 변환
2-2-4 2, 8, 16진수 사이의 변환
2-3 디지털 산술
2-3-1 2진 가산
2-3-2 부호있는 수의 표현
2-3-3 보수의 표현과 연산
2-3-4 보수를 이용한 뺄셈
2-3-5 1의 보수와 2의 보수 비교
연습문제

제3장 정보의 표현
숫자 코드
3-1-1 8421 코드
3-1-2 2421 코드
3-1-3 5421 코드
3-1-4 Excess-3 코드
3-1-5 시프트 카운터 코드
3-1-6 그레이 코드
3-1-7 2outof5code
3-1-8 51111 코드
3-2 에러 검출 및 수정 코드
3-2-1 패리티 비트 체크
3-2-2 Hamming Code
3-3문자 코드
3-3-1 표준 2진화 10진 코드
3-3-2 ASCII 코드
3-3-3 확장 2진화 10진 코드
연습문제

제4장 부울 대수
4-1 부울 대수의 기본 정의와 성질
4-1-1 기본 2진 논리
4-1-2 진리표
4-1-3 부울 대수의 공리적 정의와 성질
4-2 부울 함수
4-2-1 부울 함수의 대수적 간소화
4-2-2 부울 함수의 보수
4-3 정형과 표준형
4-3-1 최소항과 최대항
4-3-2 최소항의 합
4-3-3 최대항의 곱
4-3-4 정형 간의 변환
4-3-5 표준형
4-4 논리연산과 게이트
4-4-1 논리연산
4-4-2 논리게이트
4-4-3 다중 입력으로의 확장
4-5 IC 논리계열
4-5-1 논리계열의 특성
4-5-2 정 논리와 부 논리
4-5-3 논리게이트의 특성
연습문제

제5장 부울함수의 간소화
5-1 부울 대수와 논리 간소화
5-1-1 논리 간소화 정의
5-1-2 부울식에 의한 간소화
5-2 카르노 맵을 이용한 간략화
5-2-1 카르노 맵의 의미
5-2-2 2개 변수 카르노 맵
5-2-3 3개 변수 카르노 맵
5-2-4 4개 변수 카르노 맵
5-2-5 5개 변수, 6개 변수 카르노 맵
5-2-6 무관조건
5-3 NAND 또는 NOR 게이트만을 사용한 회로 설계
5-3-1 작은 원의 이동
5-3-2 NAND 게이트 회로실현
5-3-3 NOR 게이트 회로실현
5-4 QuineMcClusky방식
5-4-1 주항 결정
5-4-2 주항 선택
5-4-3 불완전 정의 함수의 간략화
연습문제

제6장 조합 논리 회로
6-1 조합 논리 회로 설계
6-2 가산기
6-2-1 반가산기
6-2-2 전가산기
6-2-3 병렬 가산기
6-2-4 올림수 예측 가산기
6-2-5 3초과 가산기
6-2-6 BCD 가산기
6-3 감산기
6-3-1 반감산기
6-3-2 전감산기
6-4 비교기 174
6-4-1 일치 회로
6-4-2 크기 비교기
6-5 패리티 발생기와 검사기
6-5-1 패리티 발생기
6-5-2 패리티 검사기
6-6 디코더와 인코더
6-6-1 디코더
6-6-2 인코더
6-7 멀티플렉서와 디멀티플렉서 189
6-7-1 멀티플렉서
6-7-2 디멀티플렉서
6-8 프로그램 논리장치 0
6-8-1 ROM
6-8-2 PLA
6-8-3 PAL
연습문제

제7장 플립플롭
7-1 플립플롭의 동작과 종류
7-1-1 기본적 플립플롭
7-1-2 동기식 RS 플립플롭
7-1-3 D 플립플롭
7-1-4 JK 플립플롭
7-1-5 T 플립플롭
7-2 클록과 트리거링
7-2-1 플립플롭의 트리거링
7-2-2 주종형 플립플롭
7-2-3 에지 트리거링 플립플롭
7-2-4 직접 입력
연습문제

제8장 순서 논리 회로
8-1 순서 논리 회로의 분석
8-1-1 상태표
8-1-2 상태도
8-1-3 상태식
8-1-4 플립플롭의 입력 함수
8-2 순서 논리회로 설계의 간소화
8-2-1 상태 간소화
8-2-2 상태 간소화 알고리즘과 절차
8-2-3 상태할당
8-3 여기표
8-4 순서 논리회로 설계
8-5 카운터의 설계
연습문제

제9장 레지스터와 카운터
9-1 레지스터
9-1-1 병렬 레지스터
9-1-2 순차 논리 회로의 구현
9-2 시프트 레지스터
9-2-1 직렬 전달
9-2-2 병렬 로드 시프트 레지스터
9-2-3 만능 시프트 레지스터
9-3 비동기식 카운터
9-3-1 비동기식 2진 카운터
9-3-2 비동기식 BCD 카운터
9-4 동기식 카운터
9-4-1 동기식 2진 카운터
9-4-2 동기식 2진 증감 카운터
9-4-3 동기식 BCD 카운터
9-4-4 병렬 로드 가진 2진 카운터
9-5 타이밍 신호
9-5-1 워드 타임 신호의 발생
9-5-2 타이밍 신호 발생
연습문제

제10장 레지스터 전달과 연산논리
10-1 레지스터 전달
10-1-1 레지스터 전달 언어
10-1-2 레지스터 전달 방법
10-2 마이크로 오퍼레이션
10-2-1 산술 마이크로 오퍼레이션
10-2-2논리 마이크로 오퍼레이션
10-2-3 시프트 마이크로 오퍼레이션
10-2-4 산술 논리 장치
10-2-5 산술 연산 회로 설계
10-2-6 논리 연산 회로 설계
10-2-7 산술 논리 장치 설계
10-2-8 누산기 설계
10-2-9 누산기 설계 과정
10-2-10 누산기 회로
연습문제