이미 소장하고 있다면 판매해 보세요.
|
반품공지
반품공지 : 대학교재 제품 특성상 반품 불가합니다.(하루만에 보고 반품하거나 필요한 부분만 사진찍고 반품 하는 경우가 허다해요) 신중한 구매 부탁드립니다. 다양한 이유 불가합니다.
|
|
교재 반품 불가 안내
최근 교재를 구매하여 pdf 파일로 변환한 후 바로 반품 하는 학생들이 늘고 있습니다. 대학교재는 워낙에 pdf 파일로 변환하여 공부하기에 반품을 받고 있지 않습니다. 구입에 참고 부탁드립니다.
|
|
|
PART1 ALTERA Quartus Ⅱ 설치와 사용
Chapter 01. Quartus Ⅱ 설치 들어가기에 앞서 01_ Quartus Ⅱ Web Edition(v8.0 SP1) 소프트웨어 다운로드 02_ 라이선스 설치 Chapter 02. Quartus Ⅱ의 사용 들어가기에 앞서 01_ 프로젝트 생성 02_ VHDL 컴파일 03_ 시뮬레이션 04_ 디바이스와 핀 할당 05_ FPGA에 다운로드하기 06_ 계층적 프로젝트 PART2 디지털 논리회로의 설계 및 실습 Chapter 03. 조합논리회로의 설계 들어가기에 앞서 01_ 기본 게이트(AND, OR, NOT)의 설계 Lab_01 Quartus II 소프트웨어를 이용한 디지털 논리회로 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 02_ 전가산기 Lab_02 전감산기의 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 03_ 디코더 Lab_03 인코더 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 04_입출력 장치 실습(스위치 인코딩) Lab_04 7-세그먼트 디코더 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 05 멀티플렉서 Lab_05 디멀티플렉서 설계 VHDL 설계 실습 결과보고서 연습문제 06_ 크기 비교기 Lab_06 수의 정렬 회로 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 07_ n비트 가산/감산기 Lab_07 BCD 가산기의 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 08_ ‘1’ 개수 카운터 Lab_08 Count leading ones :: VHDL 설계 실습 결과보고서 :: 연습문제 09_ 패리티 발생기 설계 Lab_09 패리티 검사기 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 10_ 리플 가산기 설계 Lab_10 Carry look ahead 가산기 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 Chapter 04. 순차논리회로의 설계 들어가기에 앞서 01_ 간단한 상태도의 구현 Lab_11 클럭의 분주 :: VHDL 설계 실습 결과보고서 :: 연습문제 02_ 레지스터의 표현 Lab_12 병렬-직렬 변환회로 :: VHDL 설계 실습 결과보고서 :: 연습문제 03_ Up-down 카운터 Lab_13 동기식 BCD 카운터 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 04_ 순차검출기 Lab_14 교통신호등 제어기 설계 :: VHDL 설계 실습 결과보고서 :: 연습문제 Chapter 05. 기타 논리회로의 설계 들어가기에 앞서 01_ 동기식 출력회로 02_ 스텝 클럭(펄스) 발생회로 03_ 양방향 버스 Chapter 06. 디지털 시계 설계 들어가기에 앞서 01_ MSL의 설계 02_ DCL의 설계 03_ BSF의 생성과 BDF/Schematic 설계 04_ TL의 설계 05_ AL의 설계 06_ 7-세그먼트 드라이버 설계 07_ 부가적인 기능의 추가 08_ 디지털 시계의 실행 PART3 기본 컴퓨터의 설계 Chapter 07. 기본 컴퓨터의 실행 들어가기에 앞서 01_ 어셈블리 언어 프로그래밍과 실행 02_ 프로그램의 실행 03_ 예제 어셈블리 언어 프로그램 Chapter 08. 컴퓨터 구조 실습 들어가기에 앞서 01_ 레지스터 전달 표현 VHDL 설계 :: 컴퓨터 구조 실습 결과보고서 02_ ALSU의 VHDL 설계 :: 컴퓨터 구조 실습 결과보고서 03_ 마이크로 연산과 제어 함수 :: 컴퓨터 구조 실습 결과보고서 04_ 마이크로 연산의 이해 :: 컴퓨터 구조 실습 결과보고서 05_ 어셈블리 언어 프로그래밍 :: 컴퓨터 구조 실습 결과보고서 06_ 새로운 명령어의 추가 :: 컴퓨터 구조 실습 결과보고서 Chapter 09. 기본 컴퓨터의 설계 들어가기에 앞서 01_ 리셋 회로 02_ 시퀀스 카운터(SC)부 03_ 제어부 04_ 명령어 디코더부 05_ 산술연산부 06_ 레지스터부 07_ 입출력부 08_ 메모리 09_ 레지스터 출력 부록 부록 01_ VHDL Data Types, Operators and Attributes 부록 02_ DigComV32 부록 03_예제 프로그램 명령어 단위 실행 결과 부록 04_ 어셈블러 프로그래밍 찾아보기 |
|
기본 원리를 강조한 풍부한 예제로 디지털 시스템 설계를 마스터한다
누구를 위한 책인가- 이 책은 전기, 전자, 정보통신, 컴퓨터 관련학과 학생을 대상으로 한다. 기본원리→기초실습→응용실습의 단계적 학습으로 디지털 시스템 설계를 배우고, 학생들 스스로 디지털 시스템 설계를 할 수 있도록 만들었다. ALTERA의 Quartus II를 설계 소프트웨어로 사용하며, 저자가 심혈을 기울여 제작한 DigComV32 실습키트로 실습할 수 있을 뿐만 아니라 시뮬레이션만으로도 설계한 결과를 확인할 수 있도록 했다. 무엇을 다루는가? - 1부(1장~2장) : ALTERA Quartus II 설치와 사용 Quartus II 설치│Quartus II의 사용 - 2부(3장~6장) : 디지털 논리회로의 설계 및 실습 조합논리회로의 설계│순차논리회로의 설계│기타 논리회로의 설계│디지털 시계 설계 - 3부(7장~9장) : 기본 컴퓨터의 설계 기본 컴퓨터의 실행│컴퓨터 구조 실습│기본 컴퓨터의 설계 장별 내용 요약 1. ALTERA Quartus II의 설치와 사용(1~2장) 1에서는 ALTERA에서 무료로 제공하고 있는 Quartus II Web Edition을 다운로드하여 설치하는 방법을 설명하고, 2장에서는 VHDL과 schematic으로 설계해서 FPGA에서 실행시키는 과정을 설명한다. 2. VHDL을 이용한 디지털 논리회로의 설계(3~5장) 3장에서는 조합논리회로를 설계하는 방법을 설명하며, 4장에서는 순차논리회로를 설계하는 과정을 설명한다. 또한 5장에서는 앞에서 설명되지는 않았지만 양방향 버스의 구현과 같이 반드시 알아야 하는 회로를 구현하는 방법에 대해서 설명한다. 3. 디지털 시계의 설계(6장) 시계의 설계는 앞에서 배운 일반적인 디지털 논리회로를 종합적으로 활용할 수 있는 좋은 실습 예제이다. 6장에서는 디지털 시계를 기본기능의 구현에서부터 부가적인 기능을 단계별로 추가하여 구현할 수 잇도록 설계과정을 설명한다. 4. 기본 컴퓨터의 설계(7~9장) 7장에서는 기본 컴퓨터에서 기본적인 프로그램을 프로그램 단위, 명령어 단위 및 클럭 단위로 실행시키는 방법과 어셈블리 언어로 프로그램한 후 어셈블하여 실행하는 방법을 설명한다. 8장에서는 컴퓨터 구조의 이해를 돕기 위한 실습으로 구성되었으며, 마지막으로 9장에서는 VHDL을 이용하여 기본 컴퓨터를 설계하는 과정을 설명한다. |