I부
1장 전자공학과 반도체
서론
1.1 신호
1.2 신호의 주파수 스펙트럼
1.3 아날로그 신호와 디지털 신호
1.4 증폭기
1.5 증폭기의 회로 모델
1.6 증폭기의 주파수 응답
1.7 진성 반도체
1.8 도핑된 반도체
1.9 반도체에서의 전류 흐름
1.10 개방 회로 단자를 가진 pn 접합(평형)
1.11 인가 전압을 가진 pn 접합
1.12 pn 접합에서의 전기용량 효과
요약
Problems

2장 연산 증폭기
서론
2.1 이상적인 연산 증폭기
2.2 반전 구성
2.3 비반전 구성
2.4 차동 증폭기
2.5 적분기와 미분기
2.6 직류 결함
2.7 유한한 개방 루프 이득과 대역폭이 회로 성능에 미치는 영향
2.8 연산 증폭기의 대신호 동작
요약
Problems

3장 다이오드
서론
3.1 이상적인 다이오드
3.2 접합 다이오드의 단자 특성
3.3 다이오드의 순방향 특성 모델
3.4 역방향 항복 영역에서의 동작?제너 다이오드
3.5 정류기 회로
3.6 리미팅 회로와 클램핑 회로
3.7 특수 다이오드 형태
요약
Problem

4장 바이폴라 접합 트랜지스터(BJT)
서론
4.1 소자 구조와 물리적인 동작
4.2 전류-전압 특성
4.3 직류에서의 BJT 회로
4.4 증폭기 설계에 BJT의 응용
4.5 소신호 동작과 모델
4.6 기본적인 BJT 증폭기 구성
4.7 BJT 증폭기 회로에서의 바이어싱
4.8 개별 회로 BJT 증폭기
4.9 트랜지스터 항복 및 온도 영향
요약
Problems

5장 MOS 전계 효과 트랜지스터(MOSFET)
서론
5.1 소자 구조와 물리적인 동작
5.2 전류-전압 특성
5.3 직류에서의 MOSFET 회로
5.4 증폭기 설계에 MOSFET의 응용
5.5 소신호 동작과 모델
5.6 기본적인 MOSFET 증폭기 구성
5.7 MOS 증폭기 회로에서의 바이어싱
5.8 개별 회로 MOS 증폭기
5.9 몸체 효과 및 기타 주제
요약
Problems

II부
6장 집적 회로 증폭기의 빌딩 블록
서론
6.1 집적 회로의 설계 철학
6.2 기본적인 이득 소자
6.3 캐스코드 증폭기
6.4 집적 회로 바이어싱?전류 전원, 전류 미러, 전류 조종 회로
6.5 성능이 향상된 전류 미러 회로
6.6 몇 가지 유용한 트랜지스터 쌍
요약
부록 6.A MOSFET과 BJT의 비교
6.A.1 MOSFET 파라미터들의 대표적인 값
6.A.2 집적 회로 BJT 파라미터의 대표값
6.A.3 중요한 특성들의 비교
6.A.4 MOS와 BJT의 결합?BiCMOS회로
6.A.5 제곱법 MOSFET 모델의 효력
Problems

7장 차동 증폭기와 다단 증폭기
서론
7.1 MOS 차동쌍
7.2 MOS 차동쌍의 소신호 동작
7.3 BJT 차동쌍
7.4 차동 증폭기의 여러 가지 비이상적 특성
7.5 능동 부하를 가진 차동 증폭기
7.6 다단 증폭기
요약
Problem

8장 주파수 응답
서론
8.1 CS와 CE 증폭기의 저주파 응답
8.2 MOSFET과 BJT의 내부 용량성 효과와 고주파 모델
8.3 CS와 CE 증폭기의 고주파 응답
8.4 증폭기 고주파 응답의 해석을 위한 유용한 도구
8.5 CS와 CE 증폭기의 고주파 응답의 면밀한 관찰
8.6 CG와 캐스코드 증폭기의 고주파 응답
8.7 소스와 이미터 폴로어의 고주파 응답
8.8 차동 증폭기의 고주파 응답
8.9 기타 광대역 증폭기 구성
8.10 다단 증폭기 예제
요약
Problems

9장 귀환
서론
9.1 일반적인 귀환 구조
9.2 부귀환의 몇 가지 특성
9.3 네 가지의 기본적인 귀환 구성
9.4 귀환 전압(직-병렬) 증폭기
9.5 귀환 트랜스컨덕턴스(직-직렬) 증폭기
9.6 귀환 트랜스레지스턴스(병-병렬) 증폭기
9.7 귀환 전류(병-직렬) 증폭기
9.8 귀환 해석 방법 요약
9.9 루프 이득의 계산
9.10 안정성 문제
9.11 귀환이 증폭기 극점들에 미치는 영향
9.12 보데 선도를 이용한 안정성 고찰
9.13 주파수 보상
요약
Problems

III부
10장 연산 증폭기 회로
서론
10.1 2단 CMOS 연산 증폭기
10.2 폴디드 캐스코드 CMOS 연산 증폭기
10.3 741 연산 증폭기 회로
10.4 741의 직류 해석
10.5 741의 소신호 해석
10.6 741의 이득, 주파수 응답, 그리고 슬루율
10.7 BJT 연산 증폭기의 최신 설계 기법
요약
Problems

11장 여파기와 동조 증폭기
서론
11.1 여파기 전송, 유형, 그리고 사양
11.2 여파기 전달 함수
11.3 버터워스 여파기와 체비셰프 여파기
11.4 1차 및 2차 여파기 함수
11.5 2차 LCR 공진기
11.6 시뮬레이티드 인덕터에 기초를 둔 2차 능동 여파기
11.7 2-적분기 루프 구성에 기초를 둔 2차 능동 여파기
11.8 단일 증폭기 쌍2차 능동 여파기
11.9 감도
11.10 스위치드 커패시터 여파기
11.11 동조 증폭기
요약
Problems

12장 신호 발생기와 파형 성형 회로
서론
12.1 사인파 발진기의 기본 원리
12.2 연산 증폭기-RC 발진기 회로
12.3 LC 발진기와 수정 발진기
12.4 쌍안정 멀티바이브레이터
12.5 비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성
12.6 표준 펄스의 생성?단안정 멀티바이브레이터
12.7 ?적 회로 타이머
12.8 비선형 파형 성형 회로
12.9 정밀 정류기 회로
요약
Problems

13장 출력단과 전력 증폭기
서론
13.1 출력단의 분류
13.2 A급 출력단
13.3 B급 출력단
13.4 AB급 출력단
13.5 AB급 회로의 바이어싱
13.6 CMOS AB급 출력단
13.7 전력 BJT
13.8 AB급 회로 구성의 변화
13.9 IC 전력 증폭기
13.10 MOS 전력 트랜지스터
요약
Problems

IV부
14장 CMOS 디지털 논리 회로
서론
14.1 디지털 논리 반전기
14.2 CMOS 반전기
14.3 CMOS 반전기의 동적 동작
14.4 CMOS 논리 게이트 회로
14.5 비례축소 기술의 영향: 초미세 설계 쟁점
요약
Problems

15장 고급 MOS와 바이폴라 논리 회로
서론
15.1 의사 NMOS 논리 회로
15.2 통과 트랜지스터 논리 회로
15.3 동적 MOS 논리 회로
15.4 이미터 결합 논리(ECL)
15.5 BiCMOS 디지털 회로
요약
Problems

16장 메모리 회로
서론
16.1 래치와 플립플롭
16.2 반도체 메모리: 종류와 구조
16.3 RAM 셀
16.4 감지 증폭기와 주소 디코더
16.5 읽기 전용 메모리(ROM)
요약
Problems

부록 CD 수록(A~G)
부록 A 대규모 집적 회로(VLSI) 공정 기술
부록 B SPICE Device Models and Design
and Simulation examples Using
PSpice? and MultisimTM
부록 C 2-포트 회로망 파라미터들
부록 D 몇 가지 유용한 회로망 정리
부록 E 단일 시정수 회로
부록 F s 영역 해석: 극점, 영점, 그리고 보데
선도
부록 G 참고문헌
부록 H 표준 저항 값과 단위 접두사
부록 I Answers to Selected Problems
찾아보기