머리말

서론
1.1 컴퓨터의 발달
1.2 컴퓨터의 분류
1.2.1 자료 표현에 따른 분류
1.2.2 사용 목적에 따른 분류
1.2.3 처리 성능과 규모에 따른 분류
1.2.4 처리 방법에 따른 분류
1.3 컴퓨터 시스템의 구성
1.3.1 하드웨어(Hardware)
1.3.2 소프트웨어(Software)
1.4 컴퓨터에 의한 문제 풀이
1.4.1 정보의 표현
1.4.2 컴퓨터 하드웨어의 기능
1.4.3 프로그래밍
1.5 프로그래밍 언어
연습문제

디지털 논리회로
2.1 논리 게이드(Gate)
2.1.1 게이트의 종류
2.2.2 유니버설 게이트(Universal gate)
2.2.3 Wired-logic
2.2 부울 대수(Boolean Algebra)
2.2.1 부울 대수의 기본 연산
2.2.2 부울 대수의 기본 법칙
2.2.3 드모르강 정리
2.2.4 부울 함수
2.2.5 부울 함수의 표준형(standard form)
2.2.6 부울 함수의 간소화
2.3 조합 논리 회로
2.3.1 조합 논리 회로의 해석 및 설계
2.3.2 가산기(Adder)
2.3.3 감산기(Subtractor)
2.3.4 디코더(Decoder)와 인코더(Encoder)
2.3.5 멀티플렉서(Multiplexer)
2.3.6 디멀티플렉서(Demultiplexer)
2.3.7 코드 변환 회로
2.3.8 ROM을 이용한 조합 논리 회로 설계
2.4 순차 논리 회로
2.4.1 플립플롭
2.4.2 플립플롭의 트리거링(triggering)
2.4.3 순차 논리 회로의 해석
2.4.4 순차 논리 회로의 설계
2.4.5 카운터의 설계
2.4.6 레지스터
2.5 집적 회로
연습문제

데이터의 표현
3.1 진법과 진법 변환
3.1.1 진법
3.1.2 진법 변환
3.2 연산과 보수
3.2.1 연산
3.2.2 보수
3.3 데이터의 표현
3.3.1 수치 데이터 형식
3.3.2 문자 데이터 형식
3.4 데이터 구조의 표현
연습문제

연산
4.1 수치 연산
4.1.1 산술 시프트(Arithmetic Shift)
4.1.2 고정 소수점 수의 연산
4.1.3 부동 소수점 수의 연산
4.2 비수치 연산
4.2.1 논리 연산
4.2.2 논리 시프트와 로테이트
연습문제

기억장치
5.1 개요
5.1.1 기억장치의 계층 구조
5.1.2 접근 방법
5.1.3 기억 방식과 물리적 특성
5.2 주기억장치
5.2.1 기억 소자
5.2.2 RAM
5.2.3 ROM
5.3 보조기억장치
5.3.1 자기 디스크
5.3.2 자기 테이프
5.4 기억장치의 특징
5.5 주기억장치의 주소 지정
5.6 고성능 기억장치
5.6.1 인터리빙 기억장치(Interleaving Memory)
5.6.2 연상 기억장치(Associative Memory)
5.6.3 캐시 기억 체제
5.6.4 가상 기억장치(Virtual Memory)
연습문제

중앙처리장치
6.1 컴퓨터 레지스터
6.1.1 레지스터 종류
6.1.2 레지스터 전송
6.1.3 공통 버스 구조
6.2 산술 논리 연산장치(ALU)
6.2.1 산술 연산 회로
6.2.2 논리 연산 회로
6.2.3 시프트 연산 회로
6.2.4 산술 논리 시프트 장치
6.3 컴퓨터 명령어
6.3.1 명령어 형식
6.3.2 명령어 형식에 의한 컴퓨터 구조
6.3.3 주소 지정 방식
6.4 CISC와 RISC
연습문제

제어 장치
7.1 제어 장치의 개념
7.1.1 제어 장치의 구성
7.1.2 연산과 마이크로 연산
7.1.3 마이크로 사이클
7.2 메이저 상태와 타이밍 상태
7.2.1 메이저 상태
7.2.2 타이밍 상태
7.2.3 타이밍과 제어
7.3 명령어 사이클
7.3.1 명령어 인출 사이클
7.3.2 명령어 간접 사이클
7.3.3 명령어 인터럽트 사이클
7.3.4 명령어 실행 사이클
7.3.5 제어 신호와 제어점
7.4 제어 장치의 구현 방법
7.4.1 하드와이어 구현
7.4.2 마이크로프로그램 구현
7.5 마이크로프로그램의 예
연습문제

인터럽트
8.1 인터럽트의 발생 원인과 종류
8.1.1 인터럽트의 발생 원인과 필요성
8.1.2 인터럽트의 종류
8.2 인터럽트 체제와 동작 원리
8.2.1 인터럽트 요청 신호 회선 체제
8.2.2 인터럽트 처리 및 서비스 루틴
8.2.3 인터럽트 사이클
8.3 우선 순위 인터럽트 체제
8.3.1 단일 회선 인터럽트 체제에서의 우선 순위
8.3.2 다중 회선 인터럽트 체제에서의 우선 순위
연습문제

입ㆍ출력장치
9.1 개요
9.2 주기억 장치와 입출력 장치
9.3 주기억장치 버스와 입출력 버스
9.4 입출력 장치 인터페이스
9.5 입출력 주소 공간
9.6 데이터 전송 방식
9.7 입ㆍ출력 방법
9.7.1 중앙처리장치에 의한 입출력
9.7.2 DMA에 의한 입출력
9.7.3 채널에 의한 입출력
9.7.4 입출력 전용 컴퓨터에 의한 입출력
연습문제

병렬 처리 컴퓨터
10.1 병렬 컴퓨터 구조의 분류
10.1.1 플린(Flynn)의 분류
10.1.2 팽(Feng)의 분류
10.2 병렬 프로세서(Parallel Processor)
10.2.1 파이프라인 프로세서(Pipeline Processor)
10.2.2 배열 프로세서(Array Processor)
10.2.3 다중 프로세서(Multiple Processor)
10.2.4 VLSI 프로세서
10.2.5 데이터 흐름 컴퓨터(Data Flow machine)
10.3 결합 허용(Fault Tolerance)
10.3.1 VLSI 프로세서 어레이에서의 결함 허용
10.3.2 프로세서 어레이 재구성 기법
연습문제

데이터 통신
11.1 데이터 통신의 정의
11.1.1 정보와 데이터
11.1.2 데이터 통신이란?
11.2 데이터 통신 시스템의 구성 용소
11.2.1 단말 장치
11.2.2 신호 변환 장치
11.2.3 전송 회선 597
11.2.4 통신 제어 장치
11.3 데이터 통신 방식
11.3.1 단방향 통신 방식
11.3.2 양방향 통신 방식
11.4 전송 형태 및 속도
11.4.1 직렬 전송 방식
11.4.2 병렬 전송 방식
11.4.3 전송 속도
11.5 데이터의 전송 방식
11.5.1 비동기식 전송
11.5.2 동기식 전송
11.6 근거리 통신망(LAN)
11.6.1 근거리 통신망의 개요
11.6.2 네트워크 형태에 따른 LAN의 종류
11.7 부가가치 통신망(VAN)
11.7.1 VAN의 개요
11.7.2 VAN의 구성
11.7.3 VAN의 기능
11.8 통신 프로토콜
11.8.1 통신 프로토콜의 개요
11.8.2 OSI 참조 모델
연습문제

연습문제 정답

찾아보기