이미지 검색을 사용해 보세요
검색창 이전화면 이전화면
최근 검색어
인기 검색어

소득공제
AI시대를 위한 첨단 반도체 패키지 얼마나 알고 있나요?
서민석 저
한올출판사 2026.10.12.
가격
30,000원
30,000
YES포인트?
0원
5만원 이상 구매 시 2천원 추가 적립
결제혜택
카드/간편결제 혜택을 확인하세요

이미 소장하고 있다면 판매해 보세요.

  •  국내배송만 가능
  •  문화비소득공제 가능

책소개

목차

CHAPTER 1. 첨단 반도체 패키지 종류


1. 첨단 반도체 패키지의 정의

● 반도체 패키지의 정의

● 반도체 패키지의 역할

● 반도체 패키지의 개발 트렌드

● 반도체 패키지의 중요성과 첨단 반도체 패키지의 정의


2. 웨이퍼 레벨 패키지

● 반도체 패키지의 분류

● 팬인 WLCSP

● 팬아웃 WLCSP

● 패널 레벨 패키지

● RDL

● 플립칩


3. 적층 패키지

● 패키지 적층

● 칩적층 패키지

● TSV를 이용한 칩적층


4. HBM 의미와 필요성

● HBM 기술 트렌드


5. SiP와 칩렛

● SiP vs SoC

● 칩렛 의미

● 칩렛을 위한 핵심 기술: TSV

● 칩렛을 위한 핵심 기술: 하이브리드 본딩

● 칩렛을 위한 핵심 기술: 인터포저


6. 새로운 기술

● CPO

● 유리 기판

● DTC



CHAPTER 2. 중요 제품 공정 순서


1. WLP 기본 공정 순서


2. 팬인 WLCSP 공정 순서


3. 플립칩 공정 순서


4. RDL 공정순서


5. 팬아웃 및 PLP 공정 순서


6. 비아 미들 타입의 TSV 형성과 3DS 공정 순서


7. HBM 공정 순서


8. SiP를 위한 CoCoS와 CoWoS 공정 순서


9. 브리지 칩 공정 순서



CHAPTER 3. WLP 프런트엔드 공정


1. 포토 공정

● 포토 공정 개요

● 포토 공정 순서

● 포토 공정 인자

● 포토 공정 장비

● 포토 공정 소재

● PR과 PID


2. PVD

● PVD 개요

● 플라즈마의 이해

● 스퍼터링

● 스퍼터링 공정을 위한 장비와 소재


3. 전해도금 공정

● 전해도금 원리

● 전해도금 공정

● 전해도금 용액

● 전해도금 장비

● 도금액 분석

● 무전해 도금


4. 습식 공정

● PR스트립

● 습식 에칭

● 세정 공정



CHAPTER 4. 미드엔드 공정


1. WSS

● 캐리어 웨이퍼 본딩 공정

● TBA

● 캐리어 웨이퍼 디본딩 공정


2. 트리밍 공정


3. 백그라인딩

● 백그라인딩 일반

● TSV 웨이퍼 백그라인딩

● 공정 인자

● 그라인딩 휠


4. 건식 식각

● 건식 식각

● 디스컴 공정


5. CVD

● CVD 공정

● CVD 장비


6. CMP

● CMP 공정

● CMP 장비 구성

● CMP 소재



CHAPTER 5. 백엔드 공정


1. 라미네이션


2. 다이싱

● 블레이드 다이싱

● 레이저 다이싱과 스텔쓰 다이싱

● 플라즈마 다이싱


3. 적층

● 픽 & 플레이스

● 적층 개요

● 본딩 기술: TC/NCF

● 본딩 기술: MR/MUF

● 본딩 기술: 하이브리드 본딩


4. 몰딩과 언더필

● 에폭시 몰딩 컴파운드

● 언더필

● 몰딩: 트랜스퍼 몰딩, 컴프레션 몰딩

● 몰딩: 웨이퍼 몰딩


5. 싱귤레이션


6. T & R


7. 리플로우 공정

● 범프 리플로우와 범프 본딩

● 솔더볼 마운팅



참고문헌

저자 소개 1

한국과학기술원 재료공학과에서 학사, 석사 학위를 취득했고, 반도체 패키지를 위한 전해 도금 공정 및 재료 연구로 박사 학위를 취득했다. 이후 SK 하이닉스 반도체에서 SRAM & Flash 공정 개발에 참여했다가 2003년부터 반도체 패키지 개발 부서에서 RDL, Flip chip, Fan in WLCSP, TSV(HBM, 3DS, Wide I/O) 등의 Wafer Level Package 개발을 주도했는데, 특히 2013년에 SK하이닉스에서 세계 최초로 HBM을 개발할 때 패키지 개발 팀장으로서 기여했다. 2011년에는 미국 뉴욕주에 있는 연구 컨소시엄 SEMATECH에 파견
한국과학기술원 재료공학과에서 학사, 석사 학위를 취득했고, 반도체 패키지를 위한 전해 도금 공정 및 재료 연구로 박사 학위를 취득했다. 이후 SK 하이닉스 반도체에서 SRAM & Flash 공정 개발에 참여했다가 2003년부터 반도체 패키지 개발 부서에서 RDL, Flip chip, Fan in WLCSP, TSV(HBM, 3DS, Wide I/O) 등의 Wafer Level Package 개발을 주도했는데, 특히 2013년에 SK하이닉스에서 세계 최초로 HBM을 개발할 때 패키지 개발 팀장으로서 기여했다. 2011년에는 미국 뉴욕주에 있는 연구 컨소시엄 SEMATECH에 파견 나가서 TSV 패키지를 연구하기도 했으며, Semi Korea 기술 심포지엄 패키지 분과에서 2003년부터 기술 위원으로 활동한 경력을 인정받아 2015년에는 Semi로부터 공로상을 받았다.

2022년부터 한국 마이크로전자 및 패키징 학회(KMEPS)에서 기술분과위 위원장을 맡고 있고, 같은 해에 학회에서 기술상을 수상했다. 또한 Wafer Level Package 분야에서 다수의 국내외 논문 및 학회 발표, 특허 출원 등을 했는데, 이러한 기술 활동 외에도 후배 양성 및 패키지 기술 저변 확대를 위한 교육 활동에도 적극적으로 참여해 SK하이닉스 사내 강사는 물론 여러 대학, 업체, 연구소 등에서 반도체 패키지 관련 강의를 진행했다. 그 활동의 일환으로 2020년에는 ‘반도체 부가가치를 올리는 패키지와 테스트’라는 책을 SK하이닉스 후원으로 발간했다. 그리고 2024년에는 ‘AI시대에 대응하는 반도체 패키지와 테스트’라는 책을 추가로 발간했다.

SK하이닉스는 2023년 말에 퇴사했고, 2024년부터 Camtek이라는 Metrology & Inspection 장비를 만드는 회사의 한국 연구소를 맡고 있으며, 반도체, 특히 첨단 반도체 패키지 기술에 필요한 새로운 Metrology & Inspection 기술을 연구 개발하면서 반도체 패키지 산업의 기반 확립에 기여할 수 있는 강의 및 저서 활동도 틈나는 대로 하고 있다.

서민석의 다른 상품

관련 분류

품목정보

발행일
2026년 10월 12일
쪽수, 무게, 크기
352쪽 | 175*245*18mm
ISBN13
9791166477126

첫번째 리뷰어가 되어주세요.

첫번째 한줄평을 남겨주세요.

사락 별점0

혜택 및 유의사항

첫번째 별점을 남겨주세요.

첫번째 밑줄을 남겨주세요.

30,000원
총 1개 30,000원