제1장 반도체 구조
1.1 반도체 기초
1.2 에너지 대역
1.3 P/N 접합 반도체


제2장 반도체 공정
2.1 반도체 집적도
2.2 CMOS FET 제작 공정
2.3 MOS FET 구조



제3장 반도체 패키지 공정
3.1 반도체 패키지(package)의 기술
3.2 반도체 패키지 제작 공정
3.3 반도체 패키지의 특성



제4장 반도체 능동소자
4.1 MOS FET의 동작 원리
4.2 MOS FET의 전류 전압 특성
4.3 MOD FET의 2차 효과
4.4 MOD FET의 잡음


제5장 반도체 수동소자
5.1 MOS FET의 발전 역사
5.2 커패시터(Capacitor) 설계
5.3 저항(Resistor) 설계
5.4 MOS FET 스위치 설계


제6장 정전기 대책설계
6.1 정전기 종류 및 규격
6.2 정전기 방지 설계
6.3 안테나 효과 방지 설계


제7장 시뮬레이션 툴 이해
7.1 시뮬레이션 툴(Simulation tool) 소개
7.2 Spice 모델
7.3 시뮬레이션 툴 사용법


제8장 단위 소자 시뮬레이션 및 전기적 특성 이해
8,1 MOS FET의 특성 시뮬레이션
8.2 MOS FET의 설계 파라미터
8.3 MOS 인버터(Inverter)


제9장 기본 아날로그 회로
9.1 정전류 회로 설계
9.2 전류거울(Current Mirror)
9.3 캐스코드 회로
9.4 전류거울 시뮬레이션
9.5 정전압 회로 설계
9.6 BGR(Band Gap Reference) 회로 설계


제10장 증폭회로 설계
10.1 접지 증폭회로
10.2 캐스코드 증폭회로
10.3 차동증폭회로
10.4 피드백 증폭회로(Feedback Amplifying Circuit)


제11장 연산증폭기
11.1 차동증폭기(Deifferential Amplifier)
11.2 옵셋 전압(Offset Voltage)
11.3 출력회로
11.4 차동회로 레이아웃


제12장 주파수특성 및 보상
12.1 극점과 영점(Pole & Zero)
12.2 보드 선도(Bode Plot)
12.3 주파수 보상


제13장 연산증폭기 회로설계
13.1 연산증폭기(Operational Amplifier : OP AMP) 개요
13.2 2단 연산증폭기 회로 설계
13.3 2단 연산증폭기 시뮬레이션


제14장 완전차동 연산증폭기
14.1 Rail to Rail(레일 투 레일) 구조
14.2 Class AB 출력회로
14.3 완전 차동 연산증폭기
14.4 옵셋 전압 감소 설계


제15장 연산증폭기 특성 및 응용
15.1 연산증폭기 DC 특성
15.2 연산증폭기 AC 특성


제16장 설계 결과물 평가
16.1 테스트 패턴 구성
16.2 테스터 회로 설계
16.3 신뢰성 시험 회로 설계