지난 2001년에 “HDL을 이용한 반도체 회로 설계” 책자를 낸 후, 다음에는 언제 책을 쓸 것인가를 주위에서 많이 질문 받았었습니다. 하지만, 책을 쓴다는 것은 보통 일이 아니기 때문에 감히 엄두를 내지 못했었고 산업계에서 이 일, 저 일을 하느라 도무지 시간이 나지 않는다는 핑계로 피하고 있었습니다.
우연한 기회에 두양사의 김경태 이사님을 통해 VHDL 교재를 쓰는 것이 어떠한가라고 묻는 문의에 절묘하게 모든 여건이 책을 쓸 수 있는 환경이 되어 다시금 정리한다는 마음으로 책을 쓰는 작업에 몰입하게 되었습니다. 마침, 2007년 초에 입체 영상 PMP와 포켓 프로젝터를 만들던 일이 어느 정도 마무리되어 쉬는 도중이라 시간을 어느 정도 낼 수 있었고 저 자신도 알고 있는 기술 내용과 그 동안의 강의 노트를 더 체계적으로 정리할 필요성을 느끼고 있었던 중이었습니다. 책을 쓰려고 할 때마다, 모자란 글 솜씨와 최소 4개월 정도는 다른 아무런 일도 못하기 때문에 그 동안 겁을 먹고 피해왔는지도 모릅니다. 하루에 10장씩 쓴다고 하더라도 450장이면 총 45일이 소요되고 거기에 내부에서 사용한 VHDL 회로 예에 대한 동작 검증 과정과 교정 등의 작업을 하다 보니 훌쩍 4개월의 시간이 지나갔습니다. 하지만, 정작 쓰고 보니 여전히 아쉬움이 많이 남더군요.

반도체 설계 관련 직종에 몸을 담아온 지 벌써 20년 가까이 되었습니다. 처음 삼성전자 반도체 ASIC에서 반도체 소자 개발 업무를 맡았었습니다. 삼성을 나온 이후 VHDL의 독학과 더불어 본격적인 반도체 설계 업무를 하게 되어 2007년까지 약 50여건 정도의 반도체 설계 프로젝트에 참여하였고 VHDL 및 반도체 설계 관련 강의를 15년이나 하게 되었습니다. 이러한 경험과 그 동안 쌓인 기술 노트와 강의 노트를 바탕으로 이 책을 완성하려 노력하였습니다. 물론, 1995년에 썼었던 “VHDL (반도체 회로 설계를 중심으로)” 책자가 있지만 되도록 먼저 썼던 책자들을 참고하거나 다른 분들의 참고 서적을 거의 안보고 저 만의 기술 노트와 강의 노트를 중심으로 쓰게 되었습니다. 다른 책자를 많이 참고하지 않은 이유는 제 나름대로의 기술 축적 내용을 정리한다고 생각한 건방진 생각이 첫 번째이고 직접 경험하고 보지 않은 것들에 대한 설명과 페이지 수 늘리기 식의 책 만드는 것이 싫은 것이 두 번째 이유입니다.

이 책에 담은 내용들은 모두 제가 경험하고 검증했던 반도체 내부 내용과 강의 노트를 바탕으로 한 것입니다. 다른 책자에서 Copy 해온 내용이 거의 없습니다. 어쩌면, 저의 오만과 편견에 물들어 이상한 내용이 되었을지도 모르지만 제가 경험하지 못한 것을 여러분에게 아는 척 하면서 설명하는 것이 더 부끄러운 일이라고 생각되었기 때문입니다. 모쪼록 부족한 내용이 있더라도 너그러이 보아주시기 바랍니다.
이 책을 이용하는 방법에 따라 그 효과를 달리하도록 배려하였습니다. 다음 페이지에 있는 “책의 구성 설명 및 진행 요령”을 반드시 읽어보신 후 본인에게 맞는 진행 방법을 선택하시는 것이 효율적일 것입니다. 대학 강의용으로 사용하시게 되면, VHDL 과정과 SoC 응용 설계 과정의 총 2학기용 교재로 사용할 수 있도록 과정을 나누어 놓았습니다. 산업체에서 VHDL을 이미 아시고 회로 설계 경험이 조금 있으신 분들에게는 응용 설계 편을 읽어나가시면서 VHDL 문법과 설계 잘하는 방법 등을 참고하시면 되겠습니다.

이 책을 사용하시게 될 여러분들에게 당부하고 싶은 것이 있습니다. 그것은, VHDL은 절대 학문적인 요소가 있는 것이 아닌 실무 기술을 위한 도구라는 점을 잊지 마시라는 것입니다. VHDL을 알고자 하는 것이 반도체 회로 설계를 하기 위한 도구일 뿐이지 이 자체가 절대로 학문적 요소가 있어 공부하라는 것이 아닙니다. VHDL은 회로 설계용 도구이기 때문에 이것을 이용해서 어떻게 설계를 잘 할 것인가?에 초점을 맞추어야 합니다. 이 책을 쓴 이유는 여러분들이 반도체 회로 설계를 잘할 수 있도록 만드는데 그 목적이 있는 것이지, 절대로 VHDL을 잘 사용하도록 만드는 것이 아님을 밝혀둡니다.

책을 잘 쓰거나 글을 잘 쓰는 것은 그 사람의 많은 지식과 글 솜씨에 의한 것이지 Word Processor S/W를 잘 사용해서 글을 잘 쓴다고 생각하지 않습니다. 반도체 회로 설계가 바로 책을 쓰는 일이고 VHDL은 그것을 잘할 수 있도록 도와주는 Word Processor인 MS?Word나 아래 한글 정도의 역할입니다. 그래서, VHDL 책자임에도 불구하고 많은 부분을 반도체 회로 동작과 설계 내용에 할애하고 정작 VHDL 문법에는 아주 적게 할당하여 이 책을 구성하였습니다. 책을 보면서 VHDL 문법이나 회로가 어떻게 표현되는지 읽어가는 것이 아닌 Simulation을 통해서 실제로 몸으로 느끼시기 바랍니다. 눈과 머리로 익히시지 말기를 바랍니다. Simulation을 통해서 몸으로 설계 방법을 익히시기 바랍니다.

간혹, 책자로 나온 VHDL 내용에 대해 VHDL 파일을 달라고 하시는 분들이 계시던데 본인이 직접 VHDL을 짜고 Simulation 하시기 바랍니다. 다른 곳에서 얻어진 자료를 통해서 Typing하기 싫다고 Copy & Paste 하시게 되면 본인의 실력이 늘지 않습니다. 책에서 인용된 VHDL 동작 표현을 직접 쓰면서 그에 대한 내용을 몸으로 직접 느끼는 것이 본인의 실력 향상에 도움이 될 것입니다. 전에 다른 책자를 통해서 내부에 사용된 VHDL 파일을 CD로 제공하기도 했었지만 오히려 제가 원했었던 여러분들의 실력 향상보다는 ‘그런 것도 있구나!’라는 정도의 눈요기 정도 밖에 되지 않고 그 분들의 실력 향상에 별 도움이 되지 않은 것 같아 안타까웠습니다. 그래서, 이 책에서 나온 VHDL 파일은 어떠한 형태로든 별도로 제공하지 않으니 참고하시기 바랍니다.

1. 책의 구성

제 1 장.은 반도체 설계의 전반적인 내용을 설명한 것으로 반도체 설계의 흐름 변화와 이에 대한 반도체 공정과의 관계 설명을 시작으로 반도체 설계 결과물이라고 할 수 있는 ASIC과 FPGA에 대한 간단한 설명과 HDL 개요에 대한 내용이 있습니다.
제 2 장.은 VHDL을 처음 대하는 사람이나 반도체 회로 설계 초보들을 위해 할애한 부분입니다. 간단한 회로 동작 표현부터 Counter와 Test Bench까지 차근차근 예 중심으로 진행하였습니다. VHDL 강의를 할 때마다 느꼈었던 딱딱한 문법 위주의 설명보다는 실제 회로 설계 예부터 시작하는 것이 효율이 좋았다고 생각되었기에 마련한 것입니다.
제 3 장.은 실제 반도체 내부에서 증명했었던 내용 중에서 강의용으로 뽑은 응용 회로 표현을 중심으로 설명하였습니다. 제 2 장.을 통해 VHDL 맛보기를 하였다면 제 3 장.은 반도체 회로 설계 시작점이라고 할 수 있는 실제 회로에서 많이 사용하고 있는 기본 회로들을 중심으로 설명하였습니다.
제 4 장.은 본래 제 3 장.에서 같이 설명하려고 했었지만 영상 관련 회로 설명이 의외로 쪽 수가 많이 나오게 되어 별도로 분류한 것일 뿐입니다. 제 3 장.과 마찬가지 개념으로 실제 제품에 들어가는 영상 관련 기본 회로들을 중심으로 설명하였습니다.
제 5 장.은 참고용으로 보기 편하게 VHDL 문법을 정리한 것입니다. 문법에 대한 구문 정리보다는 사용 예를 들면서 설명하였으니 보기 편할 것입니다. 회로 표현을 하다가 VHDL에 대해 막히는 부분이 있다면 이 장을 보면서 참고하시기 바랍니다.
제 6 장.은 제가 그 동안 느끼고 경험했었던 설계할 때의 주의할 점, 반도체 회로 설계 잘하는 방법, 반도체 회로 설계 관련 용어들의 설명으로 이루어졌습니다. 이 장은 반도체 회로 설계 초보의 경우에는 별로 효과를 보지 못할 것입니다. 어느 정도 회로 설계 경험이 쌓인 다음에 보시면 것이 좋을 것입니다. 만약, 이미 경험한 분들이라면 참고용으로 보시기 바랍니다.
전체를 간추려 요약한다면 제 5 장.과 제 6 장.은 참고편이고 제 3 장.과 제 4 장.은 응용 설계 관련 회로 설명, 제 2 장.은 VHDL 맛보기, 제 1 장.은 반도체 설계 개요 등으로 요약할 수 있습니다.
2. 책의 진행 요령

이 책자는 VHDL 초보와 중급 설계자가 함께 볼 수 있도록 초점을 맞추었습니다. 여러 내용이 함께 들어 있기 때문에 아래의 설명에 따라 각자의 수준에 맞게 책을 보는 순서를 달리한다면 더 큰 효과를 볼 수 있을 것입니다.

(1) 대학 강의용, VHDL 초보의 진행 방법

제 2 장.을 통해서 VHDL로 어떻게 반도체 회로 설계를 하고 Simulation 진행하는지 살펴보고 각 연습 문제를 풀어보면서 반도체 회로 설계에 익숙해지는 과정이 필요합니다. 성급하게 응용 회로 표현을 설명한 제 3 장., 제 4 장.부터 시작하지 마시길 바랍니다.
아마도, 대학에서 VHDL 교육 과정으로 진행한다면 제 2 장.만으로도 1학기가 충분할 것입니다. 진도가 조금 빠르다면 제 3 장.의 Memory에 대한 표현과 통신 관련 응용 회로까지가 좋을 듯합니다. 그래도, 시간이 남게 된다면 제 5 장.을 곁들이면서 과정을 진행하는 것이 좋을 것입니다. 그 다음 학기의 과정으로 SoC 응용 설계 강의라고 한다면, 제 3 장.의 CPU Interface Register 제어와 제 4 장. 영상 신호 처리가 1학기 분량 정도 됩니다. 실습 위주의 설계 응용으로 설명하였기 때문에 연습 문제를 학생들과 같이 풀게 되면 실력 향상에 좋을 듯 합니다.
이 책자를 대학 강의용으로 사용한다면 1학기에 제 2 장.과 제 3 장.의 앞부분을 사용하시고 2학기에 제 4 장.을 주로 하시고 제 3 장.의 뒷부분을 추가하셔도 좋을 것입니다. 그리고, 제 2 장.부터 제 4 장.까지 있는 연습 문제를 학생들의 시험 문제나 숙제와 실습 대용으로 사용하실 수 있도록 배려하였습니다.

(2) 반도체 회로 설계 경험이 있는 사람의 책자 사용 방법

반도체 회로 설계 경험이 있는 사람이라면 제 3 장. 통신 관련 응용 회로부터 제 4 장.까지 보쎽면 될 것이고 제 5 장.은 참고용으로 사용하시기 바랍니다. 나머지 제 1 장.과 제 6 장.은 책을 읽는 기념으로 한 번 읽어보시기 바랍니다.
이미 경험이 있으신 분들이 무엇인가 2% 부족한 부분이라고 생각했던 점들을 적은 것으로 제가 충분히 경험한 것들이고 수 많은 강의와 기술 교류를 통해 다른 분들에게 지도했었던 내용들을 간추린 것입니다.
제 5 장. VHDL 문법 편은 잘 아시는 내용이라고 생각하지 마시고 돌다리도 두들겨보고 건넌다는 생각에 한 번씩 보아주시기 바랍니다. 의외로 조금 더 나은 표현 방법을 발견하여 더 효율적으로 회로 설계하실 것이라 생각합니다.